核心提示：

1.     pci express總線的起源和現(xiàn)狀

2001年春季的idf上intel正式公布pci express，是取代pci總線的第三代i\o技術，也稱為3gio。該總線的規(guī)范由intel支持的awg（arapahoe working group）負責制定。2002 年4月17日，awg正式宣布3gio 1.0規(guī)范草稿制定完畢，并移交pci-sig進行審核。開始的時候大家都以為它會被命名為serial pci（受到串行ata的影響），但 后卻被正式命名為pci express。2006年正式推出spec2.0（2.0規(guī)范）。

pci express總線技術的演進過程，實際上是計算系統(tǒng)i\o接口速率演進的過程。pci總線是一種33mhz@32bit或者66mhz@64bit的并行總線，總線帶寬為133mb/s到 大533mb/s，連接在pci總線上的所有設備共享133mb/s～533mb/s帶寬。這種總線用來應付聲卡、10/100m網(wǎng)卡以及usb 1.1等網(wǎng)絡接口基本不成問題。隨著計算機和通信技術的進一步發(fā)展，新一代的i\o接口大量涌現(xiàn)，比如千兆（ge）、萬兆（10ge）的以太網(wǎng)技術、4g/8g的fc技術，使得pci總線的帶寬已經(jīng)無力應付計算系統(tǒng)內(nèi)部大量高帶寬并行讀寫的要求，pci總線也成為系統(tǒng)性能提升的瓶頸，于是就出現(xiàn)了pci express總線。pci express總線技術在當今新一代的存儲系統(tǒng)已經(jīng)普遍的應用。pci express總線能夠提供極高的帶寬，來滿足系統(tǒng)的需求。如下表所示：

表1：現(xiàn)行pci express總線2.0標準的帶寬

目前，pci-e 3.0規(guī)范也已經(jīng)確定，其編碼數(shù)據(jù)速率，比同等情況下的pci-e 2.0規(guī)范提高了一倍，x32端口的雙向速率高達320gbps。

2.     pci express總線的起源和現(xiàn)狀

pci總線的 大優(yōu)點是總線結構簡單、成本低、設計簡單，但是缺點也比較明顯：

1) 并行總線無法連接太多設備，總線擴展性比較差，線間干擾將導致系統(tǒng)無法正常工作；

2) 當連接多個設備時，總線有效帶寬將大幅降低，傳輸速率變慢；

3) 為了降低成本和盡可能減少相互間的干擾，需要減少總線帶寬，或者地址總線和數(shù)據(jù)總線采用復用方式設計，這樣降低了帶寬利用率。

pci express總線是為將來的計算機和通訊平臺定義的一種高性能，通用i\o互連總線。與pci總線相比，pci express總線主要有下面的技術優(yōu)勢：

1) 是串行總線，進行點對點傳輸，每個傳輸通道獨享帶寬。

2) pci express總線支持雙向傳輸模式和數(shù)據(jù)分通道傳輸模式。其中數(shù)據(jù)分通道傳輸模式即pci express總線的x1、x2、x4、x8、x12、x16和x32多通道連接，x1單向傳輸帶寬即可達到250mb/s，雙向傳輸帶寬更能夠達到500mb/s，這個已經(jīng)不是普通pci總線所能夠相比的了。具體配置可以參照表1。

3) pci express總線充分利用先進的點到點互連、基于交換的技術、基于包的協(xié)議來實現(xiàn)新的總線性能和特征。電源管理、服務質量（qos）、熱插拔支持、數(shù)據(jù)完整性、錯誤處理機制等也是pci express總線所支持的高級特征。

4) 與pci總線良好的繼承性，可以保持軟件的繼承和可靠性。pci express總線關鍵的pci特征，比如應用模型、存儲結構、軟件接口等與傳統(tǒng)pci總線保持一致，但是并行的pci總線被一種具有高度擴展性的、完全串行的總線所替代。

5) pci express總線充分利用先進的點到點互連，降低了系統(tǒng)硬件平臺設計的復雜性和難度，從而大大降低了系統(tǒng)的開發(fā)制造設計成本，極大地提高系統(tǒng)的性價比和健壯性。從下面表格可以看出，系統(tǒng)總線帶寬提高同時，減少了硬件pin的數(shù)量，硬件的成本直接下降。

圖1 pci、pci-x、pci express總線的理論帶寬對比示意圖