核心提示：

1.     pci express总线的起源和现状

2001年春季的idf上intel正式公布pci express，是取代pci总线的第三代i\o技术，也称为3gio。该总线的规范由intel支持的awg（arapahoe working group）负责制定。2002 年4月17日，awg正式宣布3gio 1.0规范草稿制定完毕，并移交pci-sig进行审核。开始的时候大家都以为它会被命名为serial pci（受到串行ata的影响），但 后却被正式命名为pci express。2006年正式推出spec2.0（2.0规范）。

pci express总线技术的演进过程，实际上是计算系统i\o接口速率演进的过程。pci总线是一种33mhz@32bit或者66mhz@64bit的并行总线，总线带宽为133mb/s到 大533mb/s，连接在pci总线上的所有设备共享133mb/s～533mb/s带宽。这种总线用来应付声卡、10/100m网卡以及usb 1.1等网络接口基本不成问题。随着计算机和通信技术的进一步发展，新一代的i\o接口大量涌现，比如千兆（ge）、万兆（10ge）的以太网技术、4g/8g的fc技术，使得pci总线的带宽已经无力应付计算系统内部大量高带宽并行读写的要求，pci总线也成为系统性能提升的瓶颈，于是就出现了pci express总线。pci express总线技术在当今新一代的存储系统已经普遍的应用。pci express总线能够提供极高的带宽，来满足系统的需求。如下表所示：

表1：现行pci express总线2.0标准的带宽

目前，pci-e 3.0规范也已经确定，其编码数据速率，比同等情况下的pci-e 2.0规范提高了一倍，x32端口的双向速率高达320gbps。

2.     pci express总线的起源和现状

pci总线的 大优点是总线结构简单、成本低、设计简单，但是缺点也比较明显：

1) 并行总线无法连接太多设备，总线扩展性比较差，线间干扰将导致系统无法正常工作；

2) 当连接多个设备时，总线有效带宽将大幅降低，传输速率变慢；

3) 为了降低成本和尽可能减少相互间的干扰，需要减少总线带宽，或者地址总线和数据总线采用复用方式设计，这样降低了带宽利用率。

pci express总线是为将来的计算机和通讯平台定义的一种高性能，通用i\o互连总线。与pci总线相比，pci express总线主要有下面的技术优势：

1) 是串行总线，进行点对点传输，每个传输通道独享带宽。

2) pci express总线支持双向传输模式和数据分通道传输模式。其中数据分通道传输模式即pci express总线的x1、x2、x4、x8、x12、x16和x32多通道连接，x1单向传输带宽即可达到250mb/s，双向传输带宽更能够达到500mb/s，这个已经不是普通pci总线所能够相比的了。具体配置可以参照表1。

3) pci express总线充分利用先进的点到点互连、基于交换的技术、基于包的协议来实现新的总线性能和特征。电源管理、服务质量（qos）、热插拔支持、数据完整性、错误处理机制等也是pci express总线所支持的高级特征。

4) 与pci总线良好的继承性，可以保持软件的继承和可靠性。pci express总线关键的pci特征，比如应用模型、存储结构、软件接口等与传统pci总线保持一致，但是并行的pci总线被一种具有高度扩展性的、完全串行的总线所替代。

5) pci express总线充分利用先进的点到点互连，降低了系统硬件平台设计的复杂性和难度，从而大大降低了系统的开发制造设计成本，极大地提高系统的性价比和健壮性。从下面表格可以看出，系统总线带宽提高同时，减少了硬件pin的数量，硬件的成本直接下降。

图1 pci、pci-x、pci express总线的理论带宽对比示意图

相关文章

• 上一篇： PCIE迈向未来第三代IO总线技术
• 下一篇： 主板散热导致电脑故障的排除