(1)qpsk解调器主要包括时钟产生电路、qpsk（四相相移键控）解调器、前向纠错(fec)单元和输出控制电路等部分。时钟产生电路为pll频率合成器，首先由外部晶体振荡产生基准时钟，再由集成在片内的vc0分频产生解调和fec所需的各种时钟。qpsk解调器由匹配滤波器、数字振荡器、定时时钟恢复环路、载波恢复环路、自动增益控制(agc)电路等组成，如下图所示。
　　
　　匹配滤波器为平方根升余弦滤波器，该滤波器工作在2/t的恒定输入速率上。时钟恢复环路包括i、q分量内插滤波器和定时误差检测器，定时误差检测器用来捕获时钟信号，内插滤波器确定环路特性和数字振荡器(nco)的增益。
　　
　　载波恢复环路由相位误差检测器、数字环路滤波器、相位环路检测器、频率扫描发生器和频率锁定指示器组成。qpsk解调芯片内有两个嵌入的数字自动增益控制(agc)电路，第一个agc与片外的rc滤波电路组成宽带agc电路，产生脉宽调制信号输出到调谐器，使调谐器的增益受此信号控制。第二个agc为数字窄带agc，主要完成数字信号带宽的功率 优化。
　　
　　(2)qpsk解调时，d/a转换器输出的i、q信号中的基带信号以固定采样速率输入到qpsk解调器中的载波恢复环路。相位误差检测器使用由信噪比决定的两种增益完成误差检测，进行载波相位跟踪。
　　
　　此时频率扫描发生器搜索正确的载波频率，当载波频率接近输入信号频率时，载波信号进入相位锁定范围，环路达到锁定状态，实现载波捕获。载波恢复环路通过捕获载波和跟踪载波相位完成载波恢复，解出基带信号。该信号送到匹配滤波器，由匹配滤波器在i、q分支上选择滚降因子(0.35)来完成匹配滤波，匹配滤波器始终保持每4个符号采样一次。
　　
　　当符号速率较低时，采用较多的采样次数；当符号速率较高时，采用较少的采样次数。匹配滤波器的输出端接有一个精度达0.5db的数字窄带agc电路，使qpsk解调器输出的信号以 优的均分送到fec单元。
　　
　　(3)fec单元包括viterbi解码器、去交织器和里德一索罗门解码器。viterbi解码器用于内码解码，支持1/2、2/3、3/4、5/6、6/7、7/8的收缩码率。去交织器完成卷积去交织处理，处理的 大块长度为204字节，交织深度为12。

相关文章

• 上一篇： 一体化调谐解调器的结构
• 下一篇： 业余电台的通话程序