重要的是把外部网络阻抗与adc跟踪模式阻抗匹配，见下图。正如你看到的，输入阻抗的实部或阻性阻抗在低频段（基带）非常高（在几千欧姆范围内），在超过100mhz的频段下降到2kω以下。

    输入阻抗的虚部或容性阻抗，一开始从一个相当高的容性负载，然后在高频段减小大约3pf(见右边纵坐标)。要匹配这样的输入阻抗是一个相当具有挑战性的设计问题，尤其是在频率高于100mhz的情况下。

    上图和下图中的波形示出了差分输入信号的优势。上图中示出的adc的单端输入波形看起来很差。但是，下图明了单端输入波形受到的干扰几乎完全是由于共模电压的影响。

    见adc的差分输入（见上图），我们可以看到输入信号干净多了。与时钟相关的尖峰干扰消失了。差分信号固有的共模抑制特性能够消除共模噪声，包括来自电源、数字源和电荷注入引起的共模噪声。

    带输入缓冲器的adc比较容易理解和使用。输入源阻抗固定。缓冲器由晶体管组成，它以低阻抗驱动adc，所以大大地减少了注入电荷和开关管引起的尖峰。与带开关电容的adc不同，输入阻抗在模拟输入频率范围内变化很小，所以选择合适的驱动电路相对容易一些。带缓冲器的adc特别适合于高线性、低噪声应用；它唯一的缺点是由于它自身的功导致adc总功耗增加。

相关文章

• 上一篇： WP8比WP7.5强在哪
• 下一篇： 简单的数字电路——门电路